馬克雷達MARK RADAR
EN

英特爾發表 EMIB-T 先進封裝技術提升 AI 處理器效能

1 篇報導 · 首次偵測 2026-05-28 · 最後活動 2026-05-28

生成式 AI 與高效能運算推升晶片尺寸、功耗及資料傳輸需求,傳統大型矽中介層面臨成本與良率壓力。英特爾晶圓代工的 EMIB 以嵌入式矽橋連接 CPU、GPU、HBM 等小晶片;EMIB-T 再加入 TSV 垂直供電,縮短電流路徑,成為大型 AI 加速器提升效能與控制成本的關鍵。

相關消息於 2026 年 5 月 28 日曝光,英特爾並在 ECTC 2026 展示進展:互連凸點間距縮至 25 微米,封裝可達 120×120 毫米,整合逾 9 個光罩面積的運算與記憶體晶片,支援逾 12 Gb/s 的 HBM4e 與 64 Gb/s UCIe;公司未公布投資金額、客戶或量產時程。

全部報導

1 篇原始報導

馬克翻舊帳

這個事件的歷史脈絡
英特爾發表 EMIB-T 先進封裝技術挑戰台積電2026-07-11 · 1 報導 · 相似 0.85

隨著人工智慧運算需求激增,先進封裝技術已成為決定高效能AI晶片性能的關鍵戰場。長期以來,台積電憑藉其領先的CoWoS封裝技術,獨佔了絕大多數高階AI晶片的代工市場。為了打破此市場壟斷,半導體巨頭英特爾積極佈局先進封裝領域,將其視為挑戰台積電晶圓代工霸主地位、吸引國際大廠訂單的核心武器。

英特爾在IEEE技術大會上,正式發表新一代EMIB-T先進封裝技術。該技術整合矽穿孔技術,能提供更佳的垂直擴展與供電效能,旨在滿足高效能AI晶片與HBM4E記憶體的嚴苛需求。英特爾計畫於2028年進一步擴展封裝規模,直接挑戰台積電的CoWoS技術,力圖在先進封裝領域實現黃金交叉。

Intel EMIB 先進封裝良率達 90% 有望承接台積電 AI 產能外溢2026-05-28 · 4 報導 · 相似 0.83

AI 晶片算力提升,促使多顆晶粒整合與高頻寬記憶體需求大增,台積電 CoWoS 長期供不應求。Intel 的 EMIB 以嵌入式矽橋連接晶粒,若能穩定量產,將成為 Google、NVIDIA 分散先進封裝供應風險的重要選項,也攸關 Intel Foundry 的復甦布局。

2026 年 7 月最新市場消息指出,Intel EMIB 封裝良率已達 90%,並正斥資數十億美元擴充產能,以承接台積電 CoWoS 外溢訂單。分析師郭明錤表示,Google 曾評估自行投片;市場亦傳 Google 與 NVIDIA 次世代 AI 晶片可能導入 EMIB,但客戶、訂單金額及量產時程仍待官方確認。

馬克雷達|MARK RADAR
全站時間均為台北時間(GMT+8)